TD Introduction aux systèmes embarqués
Par Junecooper • 30 Novembre 2018 • 1 479 Mots (6 Pages) • 572 Vues
...
- Temps de mise sur le marché et durée de vie courte ➔ FPGA
- Très petit nombre de circuits ➔ FPGA
- Optimisation des performances ➔ ASIC
- Grande série ➔ ASIC
3. LUT (Look Up Table), Ce sont de petits éléments de mémorisation, qui reflètent la table de vérité d’une fonction logique dans une CLB
Exercice 5:
Soit le système sur puce défini par le schéma suivant :
[pic 2]
- Préciser le type des cibles (a) et (b) de ce système
- Préciser le type de cible de du système quand il est considéré en entier
- Définir les fonctions principales de la partie (c).
1.a. Cible logicielle
b. Cible matérielle
2. Cible mixte
3. L’intégration de plusieurs unités matérielles et logicielles sur une même puce
Exercice 6 :
- Quelle est la principale différence entre un SOC et un SOPC. Détailler votre réponse.
- Quelle est la différence entre softcore et Hardcore, donner un exemple pour chaque cas.
- Comparer les CPLDs et les FPGAs ? Bien commenter votre réponse.
1. SoC : system on chip, système mono puce
SoPC : L’utilisation d’un FPGA dans le SoC intégrant aussi un processeur. On parle alors d’un Système programmable sur puce SoPC
2. Le choix d'un processeur pour le SoPC peut se faire sur différents critères :
- Processeur hardcore : implanté dans le circuit électronique en « dur », Performant mais moins flexible
- Processeur softcore : implanté dans un FPGA
- Flexibilité : mise à jour facile
- Portabilité vers n'importe quel circuit FPGA
- Migration vers un circuit de type ASIC en cas d'une production en grande série.
3/ Les CPLD :
- Les CPLDs regroupent plusieurs PALs interconnectés par un réseau de connexions programmables.
- Les CPLDs sont les prémisses des premiers FPGAs.
- Ces circuits ne sont plus utilisés aujourd’hui car remplacés par les FPGAs.
Les FPGA :
- Arrangement Matriciel de blocs logiques avec configuration des :
- Interconnexions entre les blocs logiques,
- La fonction de chaque bloc.
- CLB: Configurable Logic Bloc
- IOB: Input/Output Bloc
Exercice 7
- Donner le schéma de réalisation d’une porte Not à l’aide de transistors CMOS
- Donner le schéma de réalisation d’une porte Nand à l’aide de transistors CMOS
- Déduire le schéma de réalisation d’une porte And à l’aide de transistors CMOS
Porte NAND Porte Not Porte AND
[pic 3] [pic 4] [pic 5]
Exercice 8 :
On donne le réseau PLA suivant
[pic 6]
- Identifier les caractéristiques de ce circuit configurable.
- Proposer sur la figure 2 une autre solution de la fonction f. Bien expliquer votre réponse en plaçant les différentes variables d’entrées et de sorties ainsi que les différents chemins des signaux de notre module.
[pic 7]
- Il s’agit d’un circuit configurable avec une Matrice de ET programmable et une matrice de OU fixe.
- Après simplification, on a : F= D(A+B+C)
[pic 8]
Exercice 9 :
Soit le code VHDL suivant :
LIBRARY ieee;
USE ieee.std_logic_1164.all;
entity RS_ASYNC is
port (R,S :in std_logic; Q :out std_logic);
end RS_ASYNC;
architecture ARCH_RS_ASYNC of RS_ASYNC is
signal X :std_logic;
begin
X
else '1' when R='0' and S='1'
else X when R='0' and S='0'
else '-';
Q
end ARCH_RS_ASYNC;
- Que réalise le module suivant et donner son équation
- Identifier les caractéristiques du circuit configurable représenté sur la figure ci-dessous.
- Quelle est l’utilité et le nom du composant H
- Proposer sur la figure ci-dessous un résultat d’implémentation. Bien expliquer votre réponse en plaçant les différentes variables d’entrées et de sorties ainsi que les différents chemins (avec une couleur) des signaux de notre module
[pic 9]
_
- Il s’agit d’une bascule RS asynchrone. L’équation est : Q= R.Q+S
-
...